Mentor Graphics PADS

Единый инструмент проектирования печатных плат, включающий все необходимое для создания схемы, размещения компонентов, трассировки, моделирования, проверки электромагнитной совместимости, целостности сигналов, наводок и окончательной подготовки к производству.

Основным преимуществом профессионального пакета для проектирования печатных плат Mentor Graphics PADS является сравнительная простота использования, позволяющая приступить к работе сразу же после минимального обучения. Высокая эффективность разработки сложных плат сочетается с небольшими временными и трудовыми затратами, а средства анализа обеспечивают корректный результат. Работу над проектом в PADS можно условно разделить на четыре этапа, за каждый из которых отвечают определенные программы.

1. Для создания принципиальных схем устройств предлагаются утилиты PADS Logic (для одиночных пользователей) и DxDesigner (для рабочих групп). Схемотехнические редакторы включают средства анализа и моделирования, управления библиотекой элементов, выпуска документации, генерации отчетов, контроля соблюдения правил проектирования. Программа I/O Designer на базе DxDesigner осуществляет интеграцию с маршрутом проектирования FPGA.

2. Анализ и верификацию проектируемых систем можно выполнить в трех симуляторах.
A. DxAnalog занимается моделированием аналоговых и смешанных схем. В работе используются методы: Монте-Карло, быстрого преобразования Фурье, оптимизации схем, «наихудшего варианта», экстремального значения, а также многие другие.
B. Fusion/ViewSim выполняет цифровое моделирование на вентильном уровне с использованием временного анализатора.
C. HyperLynx осуществляет проверки целостности сигналов и наводок с выдачей советов по взаимному расположению компонентов. Помимо прочего возможен анализ скин-эффекта, потерь в диэлектрике и перекрестной электромагнитной наводки между корпусами интегральных схем, соединенных высокоскоростными шинами.

3. Этап проектирования печатных плат представлен в виде ряда уникальных утилит.
A. PADS Layout представляет собой масштабируемую среду для редактирования топологий, размещения компонентов и трассировки, а также подготовки файлов для производства. Возможна трансляция из баз данных P-CAD, OrCAD, CADSTAR и Protel, поддержка плат любой формы.
B. PADS AutoRouter предназначен для интерактивной трассировки под произвольными углами.
C. PADS AutoRouter HSD дополняет предыдущую программу возможностью разводки высокоскоростных цепей. Искусственно увеличивает длины трасс, применяя вставки типа «аккордеон».

4. Для просмотра и изменения технологических файлов предусмотрен редактор GerbTool Fabricator.
PADS поддерживает ввод или вывод в форматах Gerber 274X и 274D; FIRE9000 (для фотоплоттера); Barco DPF; HPGL; Excellon и Sieb & Meyer (для сверления и фрезерования); DXF; PostScript; Bitmap Out; IPC-D-350 и многих других. Программа выдает отчеты (Drill, Mill, Apertures), сообщает о нарушениях технологических правил и изменениях в документации, проводит образмеривание (например, чертежей или плат), рисует шаблоны для сверления.

Система Mentor Graphics PADS ориентирована на использование небольшими компаниями, группами, а также отдельными разработчиками. PADS доступен в трех вариантах, призванных удовлетворить любые потребности пользователей: PADS ES Suite (разработка законченных устройств), PADS LS Suite (для быстрого создания типовых плат) и PADS DS Suite (ориентирован на инженеров-электриков). Цена на них, включая поддержку, составляет около 300, 200 и 100 тысяч рублей соответственно.

Рассматриваемая программа была разработана международной корпорацией Mentor Graphics. основанной в 1981 году в США. Расцвет Mentor Graphics пришелся на 2004 год, когда она удерживала третью строчку в списке крупнейших EDA-компаний.
Сегодня Mentor Graphics ориентируется на современные среды проектирования под Windows, развивая линейки своих продуктов – Board Station, Expedition Enterprise и PADS. Штаб-квартира находится в Вильсонвилле (штат Орегон), штат работников превышает 4000 человек, а чистая прибыль составляет больше 30 миллионов долларов в год.

Программная среда PADS написана на английском языке.

Софт создан для работы в 32-или 64-разрядной операционной среде Windows 7, Windows Vista и Windows XP SP3. Минимальный объем оперативной памяти – 1 ГБ, после установки программа занимает 3 ГБ.

Распространение программы: Shareware (платная от 100 тыс. руб), есть trial-версия с 30 дневным ограничением

Скачать пробную trial-версию (необходимо заполнить регистрационную форму)

Файлы Mentor Graphics Corporation OCX - директория устранения ошибок OCX

и признается корпорацией Microsoft в качестве ведущего независимого поставщика программного обеспечения, с высшим уровнем компетенции и качества. Близкие взаимоотношения компании Solvusoft с корпорацией Microsoft в качестве золотого партнера позволяют нам предлагать лучшие в своем классе решения, оптимизированные для работы с операционной системой Windows.

Как достигается золотой уровень компетенции?

Чтобы обеспечивать золотой уровень компетенции, компания Solvusoft производит независимый анализ,добиваясь высокого уровня опыта в работе с программным обеспечением, успешного обслуживания клиентов и первоклассной потребительской ценности. В качестве независимого разработчика ПО Solvusoft обеспечивает высочайший уровень удовлетворенности клиентов, предлагая программное обеспечение высшего класса и сервисные решения, постоянно проходящие строгие проверку и отбор со стороны корпорации Microsoft.

НАЖМИТЕ для верификации статуса Solvusoft как золотого партнера корпорации Microsoft на сайте Microsoft Pinpoint >>

Pin Box Manager - Symbol Editor for Expedition PCB

Pin Box Manager (PBM ) — программа для автоматизации создания символов многовыводных компонентов, импортируемых в центральную библиотеку системы проектирования Expedition PCB компании Mentor Graphics. Отличительной особенностью программы является соответствие изображения симвлов микросхем и разъемов требованиям ГОСТ. В программе имеется целый ряд настраиваемых параметров, позволяющий добиться именно того отображения символа на электрической схеме, что было запланировано. Программа позволяет импортировать и экспортировать таблицу цоколевки микросхем, что существенно упрощает работу с такими многовыводными компонентами, как FPGA. в том числе состоящими из нескольких символов.

• Гибкая настройка параметров отображения символов компонента на электрической схеме;
• Соответствие требованиям ГОСТ ;
• Создание, сохранение, импорт и экспорт таблицы цоколевки;
• Поддержка многосимвольных компонентов, функциональных групп и типов выводов, предусмотренных САПР;
• Экспорт:
  • экспорт символов в центральную библиотеку компонентов пакета Expedition PCB;
  • экспорт в текст с разделителями (tab delimited txt);
• Импорт:
  • импорт из текста с разделителями;
  • импорт цоколевки из IBIS-модели ;
  • импорт непосредственно из электрической схемы Design Capture/Design View (DC/DV).

*Возможна любая доработка по требованию Заказчика, если она не противоречит концепции программы и не затрагивает ее архитектуру.

Необходимым этапом проектирования ПП (печатных плат) является создание и дополнение библиотеки элементной базы. Каждый элемент библиотеки состоит из описания микросхемы в базе данных, представления посадочного места микросхемы и символов сопоставления номера каждого вывода микросхемы к названию и типу сигнала на нем. Потребность в постоянном дополнении элементной базы, приводит к необходимости частого добавления новых символов. В существующих системах автоматизации проектирования процесс создания нового символа выполняется вручную и занимает много времени при высокой вероятности ошибки. Типичные ошибки это перепутанные, неправильные номера выводов сигналов или неправильный тип вывода. Такие ошибки очень тяжело обнаружить и они часто выявляются лишь при тестировании изготовленной ПП. Функциональные возможности PBM подробно представлены на рис 1.

Рис. 1. Функциональные возможности PBM

В большинстве случаев список интерфейсных сигналов и соответствующих выводов микросхемы можно получить из IBIS моделей. Практически к любой микросхеме производители элементной базы прилагают IBIS модель для моделирования сигналов на выводах микросхемы. Данные для автоматизации создания символов и правил назначения сигналов выводам ПЛИС можно получить из промежуточных данных проектирования в процессе создания конфигурационной загрузки ПЛИС. Можно также создать список выводов любой микросхемы вручную, используя информацию о названиях сигналов, их свойствах и соответствующих выводах из документации.

После того как список выводов получен, программа позволяет автоматически обнаружить все выводы с одинаковым названием сигналов и сделать названия уникальными. Эта процедура необходима, так как система проектирования ПП зачастую не поддерживает символы, в которых встречаются выводы с одинаковым названием сигналов, например сигналов «земли» и «питания». Процесс создания символов разделен на три основных этапа:

1. Группировка одинаковых по назначению сигналов
2. Создание одного или нескольких символов
3. Размещение сигналов и групп на каждом символе

Для размещения сигналов и их выводов на символе удобно использовать именно группы, так как размещать сигналы по отдельности очень трудоемко, а после группировки сигналов остается всего несколько групп. Например, обычно группируют все сигналы «земли» и «питания». Количество создаваемых групп не ограничено. Для удобства группировки сигналов в программе предусмотрена сортировка сигналов по типу, названию или номеру вывода.

В производственном процессе заданы максимальные размеры графического символа, которые определяются форматом представления результатов проектирования. Как правило, все выводы микросхемы и их сигналы стараются разместить на одном символе, но часто используется несколько символов из-за ограничений на максимальные размеры.

После того как все сигналы и группы распределены по созданным символам, следует разместить сигналы и группы так, чтобы получилось нужное графическое представление символов. Каждый сигнал или группу можно размещать с левой или с правой стороны символа, а также выше или ниже относительно других сигналов или групп. Как правило, сигналы и группы размещают на символе из соображений наглядности просмотра сигналов и линий связи на электрической схеме.

От того, насколько хорошо сделано графическое представление символа зависит качество визуального восприятия электрических схем. На рис. 2 представлен общий вид и параметры графического представления символов (INI формат). Параметры графического представления символов достаточно настроить один раз для конкретного производственного процесса. Настройка параметров сохраняется в файл, и впоследствии сохраненные параметры используются автоматически.

Рис. 2. Общий вид и параметры графического представления символов

Рис. 3. Группировка выводов

Нижеследующий пример демонстрирует создание символа микросхемы (ALVTH16245D). Микросхема имеет 48 интерфейсных выводов, список которых получен из IBIS модели, скаченной с сайта производителя. Данная микросхема представляет собой буфер, который содержит две 8-и разрядные шины передачи данных и 4 сигнала управления. Остальные выводы используются для подведения земли и питания к микросхеме.

Сгруппируем выводы передачи данных, управляющие выводы микросхемы, а также земли и питания, как показано на рис. 3. Слева показан список еще не сгруппированных выводов, справа - список созданных групп и выводы в выбранной для просмотра группе. В результате получаем 7 групп вместо 48 выводов, которые теперь требуется разместить на одном или нескольких символах. Создадим, для примера, два символа и разместим на них с левой и с правой стороны группы выводов по функциональному назначению: на одном - земли и питания, а на другом все остальные. Символ, на котором размещены выводы земли и питания, назовем "Power Supply", а другой символ - "Functional" (рис. 4).

Рис. 4. Размещение групп выводов на символах

Теперь созданные символы следует экспортировать в библиотеку элементов средства проектирования ПП, но предварительно можно посмотреть результат непосредственно в PBM (рис. 5).

Рис. 5. Предварительный просмотр результата в PBM

Для передачи созданных с помощью PBM символов в библиотеку элементов Mentor Graphics сохраним символы в INP формате, затем воспользуемся программой Mentor Library Manager. Необходимо указать путь к INP файлу, содержащему символы микросхемы и раздел библиотеки, в который они будут импортированы (рис. 6).

Рис. 6. Импорт символов из PBM в библиотеку элементов Mentor Graphics

В итоге видим созданные символы микросхемы буфера "ALVTH16245D" уже в Mentor Graphics (рис. 7 а, б).

Рис. 7,а. Визуализация символов в редакторе Mentor Graphics

Рис. 7,б. Визуализация символов в редакторе Mentor Graphics

Маршрут проектирования цифровых интегральных схем в пакетах компании Mentor Graphics

1 Маршрут проектирования цифровых интегральных схем в пакетах компании Mentor Graphics. В данной работе для сквозного проектирования будут использованы такие пакеты компании Mentor Graphics как: HDL Designer, Questa Sim и Leonardo Spectrum. Для примера приведём проектирование четырёхразрядного сумматора, символьное изображение которого приведено на рисунке 1. A B 4 4 Adder4 5 S Рис. 1. Символьное изображение четырёхразрядного сумматора. HDL Designer HDL Designer это комплексное средство для создания HDL-проекта на уровне RTL-описания. В начале работы открывается окно менеджера дизайнов программы HDL Designer, оно выглядит так, как показано на рисунке 2. Рис. 2. Окно программы менеджера дизайнов.

2 Для создания нового проекта необходимо кликнуть по значку NewProject в левой части окна менеджера дизайнов (рис.2), либо выполнить последовательность действий: File/New/Project После этого на экране появится окно, изображённое на рисунке 3, в котором следует указать имя проекта, имя основной рабочей библиотеки и место размещения проекта на компьютере (рабочая директория). Рис. 3. Окно создания проекта. В окне Project Content выбираем строку Create new design files. Далее будет предложен набор возможных типов ввода создаваемой схемы: графический, табличный, с помощью диаграмм состояний, текстовый и т.д (рис. 4). В нашем случае выберем способ ввода с помощью языка VHDL. В поле File Types выбираем строку Combined. Рис. 4. Выбор типа исходного файла.

3 В следующем окне (рис. 5) необходимо выбрать библиотеку, в которую будет добавляться создаваемый файл, имена Entyti и Architecture, а также имя файла. После нажатия кнопки Finish Автоматически откроется окно текстового редактора (рис. 7) с заготовками Entyti и Architecture, а в окне менеджера проектов появятся страницы проекта, содержащая списки используемых и стандартных библиотек и открытой рабочей библиотеки, которая содержит список всех объектов содержащихся в библиотеке (рис. 6) Рис.5. Окно текстового редактора. Рис. 6. Содержание созданной библиотеки. Для проектирования 4-х разрядного сумматора создадим ещё два файла один текстовый, для описания полного одноразрядного сумматора и полусумматора, для описания которой воспользуемся редактором блок-диаграмм

4 (рис. 7). Для сборки схемы полусумматора использованы элементы управления указанные на рисунке 7. Вставка портов ввода/вывода Вставка соединительных линий Вставка компонента схемы 1. Рис.7. Окно схемотехнического редактора. Текст реализации полного одноразрядного сумматора приведён в листинге LIBRARY ieee; USE ieee.std_logic_1164.all; USE ieee.std_logic_arith.all; ENTITY FullAdder IS port( A. in STD_LOGIC; B. in STD_LOGIC; C. in STD_LOGIC; S. out STD_LOGIC; C_out. out STD_LOGIC ); END ENTITY FullAdder; Листинг 1 -- ARCHITECTURE FullAdder_1 OF FullAdder IS BEGIN S<=(A and B and C)or(A and (not B) and (not C))or((not A) and (not B) and C)or((not A) and B and (not C)); C_out<=(A and B)or(A and C)or(C and B); END ARCHITECTURE FullAdder_1; Четырёхразрядный сумматор состоит из одного полусумматора и трёх полных сумматоров. Текстовая реализация четырёхразрядного сумматора представлена в листинге 2.

5 LIBRARY ieee; USE ieee.std_logic_1164.all; USE ieee.std_logic_arith.all; Листинг 2 ENTITY Adder4 IS port(a: in std_logic_vector (3 downto 0); B: in std_logic_vector (3 downto 0); S: out std_logic_vector (4 downto 0)); END ENTITY Adder4; LIBRARY Adder4_lib; ARCHITECTURE Adder4_1 OF Adder4 IS component HalfAdder is port(a: in std_logic; B: in std_logic; C: out std_logic; S: out std_logic); end component; component FullAdder is port(a: in std_logic; B: in std_logic; C: in std_logic; S: out std_logic; C_out: out std_logic); end component; Signal C: std_logic_vector (2 downto 0); BEGIN add1: HalfAdder port map (A(0),B(0),C(0),S(0)); add2: FullAdder port map (A(1),B(1),C(0),S(1),C(1)); add3: FullAdder port map (A(2),B(2),C(1),S(2),C(2)); add4: FullAdder port map (A(3),B(3),C(2),S(3),S(4)); END ARCHITECTURE Adder4_1; Если после проверки верхнего компонента (значок Check на левой панели) ошибок не оказалось, то можно приступать к симуляции. Для симуляции всей схемы четырёхразрядного сумматора необходимо параметр Model Sim Flow установить в значение Through Components (рис. 8), иначе программа не будет воспринимать файлы компонентов и выдаст ошибку.

6 Рис. 8. Выбор потока симуляции. Для запуска симуляции нужно выбрать верхний компонент иерархии и щёлкнуть по значку Simulate на левой панели менеджера дизайнов. На окне Start ModelSim нажмите кнопку OK. Questa Sim Questa Sim это система моделирования и средства верификации. После того, как откроется окно программы QuestaSim нужно задать сигналы для входных портов. Для этого нужно кликнуть правой кнопкой мыши по нужному порту в окне Objects и в появившемся окне команд выбрать пункт Create wave, как показано на рисунке 9. Рис. 8. Задание сигнала для входного порта.

7 Для примера наиболее подходящим будет выбрать изменение сигнала в виде счётчика, для этого в окне Create Pattern Wizard поставим отметку напротив слова Counter и зададим параметры Start Time = 0, End Time =10000, Time Unit = ns. В следующем окне настроек параметры установим следующим образом: Start Value = 0000, End Value = 1111, Time Period = 500, Time Units = ns, Counter Type = Range, Count Direction = Up и Step Count = 1. Установим сигналы входов A и B аналогично друг другу. Для удобства анализа можно выводить значения сигналов на диаграммах в десятичной форме, для этого в окне Wave щёлкнув правой кнопкой мыши по нужному сигналу и выбрать строки Radix/Unsigned. Изменив для удобства масштаб, временные диаграммы будут выглядеть так, как показано на рисунке 9. Рис. 9. Временные диаграммы входных сигналов. Теперь перетащив выходной сигнал на окно временных диаграмм, можно запускать симуляцию. Для чего на верхней панели устанавливаем длительность симуляции и жмём на кнопку Run. Если всё сделано правильно, то на временной диаграмме появится выходной сигнал S (рис.10). Рис. 10. Временные диаграммы работы четырёхразрядного сумматора. Для тестирования однотипных схем в программе QuestaSim есть возможность сохранять файл управления в формате *.do и файл VHDL TestBench в формате *.vhd. Для сохранения файла VHDL TestBench нужно проследовать по пути File/Export /Waveform и в открывшемся окне выбрать нужный формат файла и имя. Для сохранения файла *.do нужно проследовать по пути File/Save Format, после чего появится окно предлагающее сохранить файл управления в рабочей директории. Также есть возможность сравнения полученных временных диаграмм с полученными ранее. Для этого нужно запустить инструмент Tools/WaveForm/Comparison Wizard. После чего начнут открываться окна в которых следует указать файл *.wlf (файл временных диаграмм с которыми

8 необходимо сравнить полученные диаграммы) и комбинацию отображаемых сигналов. По завершении работы мастера сравнения на экране диаграмм появится картинка подобная рисунку 11. Подтверждение совпадения Рис. 11. Результаты сравнения временных диаграмм. Leonardo Spectrum Leonardo Spectrum это средство логического синтеза интегральных схем. Для запуска средств синтеза нужно в окне менеджера проектов кликнуть по значку Synthesize с левой стороны. После этого появится окно, в котором нужно указать библиотеку используемых элементов, либо тип ПЛИС, параметры оптимизации и т.д. и нажать кнопку OK. В запустившемся окне Leonardo Pectrum, для просмотра синтезированной схемы нужно нажать на соответствующий значок панели инструментов (рис. 12). Если схема относительно сложная, то программа разделит схему по страницам. Чтобы просмотреть схему целиком нужно щёлкнуть по открытой странице правой кнопкой мыши и убрать галочку со строки MultiPage Schematics. Сохранение схемы возможно в форматах EDIF, VHDL и т.д. Оно производится на вкладке Output кнопкой Write, предварительно установив нужный формат сохраняемого файла Сохранение схемы возможно в форматах EDIF, VHDL и т.д. Оно производится на вкладке Output кнопкой Write, предварительно установив нужный формат сохраняемого файла

9 Открытие схемы на библиотечных элементах Выбор формата сохраняемого файла Сохранение файла. Рис. 12. Рабочее окно Leonardo Spectrum.

Mentor Graphics PADS Standard VX

Mentor Graphics PADS Standard VX.1.2
Год/Дата Выпуска. Nov 2015
Версия. VX.1.2
Разработчик. Mentor Graphics
Сайт разработчика. www.mentor.com
Разрядность. 32bit
Язык интерфейса. Английский
Таблэтка. Присутствует
Системные требования :
Hardware platform: PC
32-bit Operating systems: Windows 10, Windows 8.x, Windows 7, Windows Vista SP1
64-bit Operating systems: Windows 10, Windows 8.x, & Windows 7
Memory requirements: 4 GB RAM (min)
Disk space requirements: Download 1.9 GB, Installation 3 GB
Описание :
Масштабируемое "настольное" решение для разработки печатных плат, ориентированное на небольшие группы разработчиков. Несмотря на простоту в использовании и невысокую стоимость, пакет PADS позволяет даже отдельным инженерам разрабатывать печатные платы практически любой сложности

EFA - EDA For All
PADSVX.1.2_ESDM - Маршрут проектирования PADS (с DxDesigner и Hyperlynx)
PADSLogicVX.1.2_ESDM - Начиная с версии VX схемный редактор PADS Logic распространяется отдельно

Будет работать и на x86 и на x86-64, но версия софта только 32-битная (может это с любыми PADS так - фиг знает).
С наступающим

Скриншоты окна About

Чтобы скачать .torrent файл необходима регистрация

Сайт не распространяет и не хранит электронные версии произведений, а лишь предоставляет доступ к создаваемому пользователями каталогу ссылок на торрент-файлы. которые содержат только списки хеш-сумм

Стаж: 7 лет 4 месяца

С наступающим ВСЕХ!
Вот это подарки новогодние. Спасибо, PF4Public.

Спасибо за раздачу. Только вот кто нибудь роздал бы еще)) 5% осталось и тишина. Всех с наступающим

Стаж: 6 лет 10 месяцев

release version. or beta version?

Стаж: 8 лет 1 месяц

69664162 release version. or beta version?

It has no beta indication, so I suppose it isn't.
Unless you know better how to discern.
Besides, beta website says "Thank you for your interest. We have completed the PADS Beta and are in Production."

69996230 2 brpi1
Dear brpi1, explain the situation.

Заблокирована: Возможно содержит вирус или шпион.
Blocked: May contain virus or spy.

PETROVICH41 - 100% там вирусов нет - ето толко 2 пдф филов.
В начале января меня послали на 3 дневнъ курс по хДх и там меня дали етих 2 бумаги.
Я спросил если можно фаилов -ответ бъл -нет ,толко на бумаги и я сделал пдф_ки.
Подсетился - я скопировал ЛИБ которъ ползвается в етом курсе-следущих дней буддет публик.

Стаж: 7 лет 4 месяца

12-Фев-16 14:49 (спустя 2 часа 47 минут, ред. 12-Фев-16 14:49)

2 brpi1
Приношу свои самые искренние извинения. Firefox меня в блуд ввёл.

Стаж: 3 года 6 месяцев

PETROVICH41 - все в порядке.
Как обещал - сдес находится Либ PADSVX_ODA_Starter_Library_REV1a.zip которая ползвали во время курса.
http://www.filedropper.com/padsvxodastarterlibraryrev1a
что внутри не проверял ,но все равно лучше чем начинат с нуля.

Учебно-научный центр проектирования «Mentor Graphics – МИЭТ»

Рынок печатных плат России как показатель роста отечественной электроники

Одним из показателей развития электроники, наряду с потреблением электронных компонентов, можно считать потребление печатных плат (как для серийных массовых изделий, так и для многономенклатурных сложных опытных образцов). Разнообразие заказываемых плат свидетельствует о росте количества и качества разработок, а значит, и о [[перспективе роста отрасли]].

В статье рассказано о современных автоматах фирмы HIOKI для тестирования печатных плат методом подвижных пробников

Миниатюризация рисунка печатных плат (ПП), внедрение поверхностного монтажа радиоэлементов и чипов, монтаж корпусов BGA заставляет применять методы защиты медной поверхности ПП, одновременно обеспечивающие ровную поверхность под установку радиоэлементов и качественную пайку

ПРОИЗВОДСТВО ЭЛЕКТРОНИКИ: ТЕХНОЛОГИИ, ОБОРУДОВАНИЕ, МАТЕРИАЛЫ

проектирование печатных плат

д.т.н. профессор, МИЭТ

к.т.н. генеральный директор ЗАО «Мегратек»

д.т.н. профессор, зав. кафедрой МИЭТ

В данной статье речь идет о проектировании систем на печатных платах. Анализ современных требований к САПР

печатных плат показал перспективность САПР компании Mentor Graphics. Успешное решение предлагается на основе

комплексного подхода через учебно-научные Центры проектирования, обеспечивающие целевую подготовку моло-

дых специалистов, стажировку и повышение квалификации, предоставление в аренду лицензионных программных

продуктов и непосредственное выполнение контрактных разработок.

Учебно-научный центр проекти-

рования «Mentor Graphics — МИЭТ»

с момента открытия и начала своей

учебной деятельности с 1 сентября

2006 г. целенаправленно занимается

вопросами подготовки специалистов

и магистров по специальности «Про-

ектирование и технология электрон-

ных средств» и привлечения молодежи

к научно-технической деятельности.

Открытие центра явилось логиче-

ским звеном целенаправленной стра-

тегии МИЭТ (см. рис. 1 и 2). Оно за-

вершило создание интегрированной

среды проектирования электронных

средств в университете на базе со-

временных систем автоматического

проектирования (САПР) мировых

лидеров в области проектирования

микросхем, «систем на кристалле»,

систем на печатной плате, а также

трехмерного проектирования блоков

электронных средств и конструкций.

Учебно-научный центр проектирования «Mentor

Graphics – МиЭт». настоящее и перспективы

Рис. 1. Торжественное открытие

Центра. Ректор МИЭТ Чаплыгин Ю.А. и

Генеральный менеджер компании Mentor

Graphics по Европе Daniel Le Boulbar

Рис. 2. Научно-техническая конференция по тематике центра проектирования

Печатные платы (ПП) были и

остаются основным конструктивным

носителем и средством соединения

микроэлектронных компонентов при

создании современных электронных

средств. Именно на успешное реше-

ние вопроса проектирования ПП и

было в первую очередь направлено

Основные требования к САПР

для разработки микроэлектронных

устройств на ПП и передачи данных

для изготовления в производство

определяются следующими показате-

– наличие маршрута сквозно-

го проектирования «Интегральная

мик ро схема — Разработка схемы

электрической принципиальной уст-

ройства — Трассировка печатной пла-

ты — Данные для производства»;

– возможность групповой работы

пользователей с использованием ло-

– взаимная интеграция всех вхо-

удобство редактирования и управле-

ния проектными и библиотечными

данными на любом этапе работы;

– наличие развитых средств про-

ектирования электрических схем,

размещения и трассировки компо-

нентов, ориентированных на высокую

продуктивность разработчиков, со-

кращение цикла проектирования и на

получение устройств с оптимальными

– интеграция с маршрутом про-

ектирования ПЛИС, позволяющая

сократить цикл проектирования и по-

высить характеристики проектируе-

– интеграция с инфраструктурой

предприятия и системами поставки

электронных компонентов, обеспе-

чивающая быстрый поиск и опти-

мальный выбор компонентов и связь

с производственной базой;

– поддержка совершенных техно-

логий изготовления ПП, в том числе

соединений (HDI), скрытых микро-

переходов (microvia), встроенных

пассивных компонентов, гибких и по-

лугибких ПП, современных многовы-

водных корпусов СБИС всех типов;

– ориентация на разработку слож-

ных высокоскоростных печатных

Тел. (495) 741-77-01

проектирование печатных плат

Рис. 3. Типовое рабочее место в Центре

плат, на анализ высокоскоростных

цепей на уровне принципиальной

схемы и печатной платы, в том числе